招聘崗位

　　崗位：上位機軟件設計5人

　　學歷要求

　　碩士及以上。

　　工作內容

　　1.遵循軟件開發規范，執行軟件開發流程，推動/跟進項目實施;

　　2.負責/參與軟件研發工作，包括需求分析、架構設計、方案設計、編碼實現和測試、交付工作;

　　3.負責現有產品的應用軟件的升級與維護;

　　4.負責/參與推動軟件架構、設計和軟件工程能力多維度優化，交付高質量的可信軟件;

　　5.負責/參與項目的疑難問題攻關，持續進行代碼架構維護，完成核心代碼優化和重構;

　　6.負責/參與組織推進項目文檔開發工作。

　　任職要求

　　1.研究生及以上學歷，計算機、電子、自動化和通信相關專業;

　　2.熟練使用C/C++語言，熟悉GUI設計及開發技術，具備三年以上C/C++軟件開發經驗優先;

　　3.熟練掌握面向對象設計及常用的設計模式;

　　4.熟悉軟件的單步調測流程，具備良好的Bug排查能力;

　　5.具備扎實的計算機基礎，熟練掌握常見的算法和數據結構，掌握操作系統、網絡、多線程、通信協議等多個方面的知識;

　　6.具備系統分析和架構能力，具備中大型規模軟件開發經驗，具備獨立分析解決問題能力;

　　7.能夠主導專業性、創新性的工作開展;

　　8.具有優秀的溝通和表達能力、富有團隊精神和責任感，有進取心;

　　9.有MFC、Qt、圖像處理及視頻監控類軟件開發經驗優先。

　　崗位：FPGA邏輯設計5人

　　學歷要求

　　碩士及以上學歷。

　　工作內容

　　1.根據項目需求，分析實現方案，并完成FPGA選型、方案設計及編寫;

　　2.負責/參與FPGA開發任務，完成接口設計及算法移植的相關編碼、仿真、系統聯調聯試工作;

　　3.負責現有產品的維護升級工作;

　　4.負責/參與技術文檔、設計文件的編制工作。

　　任職要求

　　1.研究生及以上學歷，5年以上相關工作經驗優先;

　　2.熟練使用Xilinx開發環境，熟悉綜合仿真軟件及調試工具;

　　3.熟練使用FPGA片上資源，可根據需求進行資源優化、性能優化;

　　4.精通VerilogHDL或VHDL語言等硬件描述語言;

　　5.精通FPGA時序約束、時序分析、時序優化方法;

　　6.掌握FPGA、Zynq系列SOC設計、開發流程，具有獨立的FPGA開發、調試、解決疑難問題能力;

　　7.具有優秀的溝通和表達能力、富有團隊精神和責任感，有進取心;

　　8.有SRIO(Serial RapidIO)、PCIE高速接口、DDR接口、AXI接口及視頻接口等開發經驗和圖像處理算法移植設計經驗者優先。

　　崗位：嵌入式軟件工程師5人

　　學歷要求

　　碩士及以上學歷。

　　工作內容

　　1.遵循軟件開發規范，執行軟件開發流程，推動/跟進項目實施;

　　2.負責/參與軟件研發工作，包括需求分析、架構設計、方案設計、編碼實現和測試、交付工作;

　　3.負責現有產品的嵌入式軟件的升級與維護;

　　4.負責/參與推動軟件架構、設計和軟件工程能力多維度優化，交付高質量的可信軟件;

　　5.負責/參與項目的疑難問題攻關，持續進行代碼架構維護，完成核心代碼優化和重構;

　　6.負責/參與組織推進項目文檔開發工作。

　　任職要求

　　1.研究生及以上學歷，5年以上相關工作經驗優先;

　　2.熟練使用Xilinx開發環境，熟悉綜合仿真軟件及調試工具;

　　3.熟練使用FPGA片上資源，可根據需求進行資源優化、性能優化;

　　4.精通VerilogHDL或VHDL語言等硬件描述語言;

　　5.精通FPGA時序約束、時序分析、時序優化方法;

　　6.掌握FPGA、Zynq系列SOC設計、開發流程，具有獨立的FPGA開發、調試、解決疑難問題能力;

　　7.具有優秀的溝通和表達能力、富有團隊精神和責任感，有進取心;

　　8.有SRIO(Serial RapidIO)、PCIE高速接口、DDR接口、AXI接口及視頻接口等開發經驗和圖像處理算法移植設計經驗者優先;

　　9.具有良好的團隊合作精神，溝通協調能力及文字表達能力;

　　10.本科及以上，電路、通信、信號處理、計算機、微電子及相關專業。

　　報名

　　報名周期

　　2025年1月-12月。

　　報名方式

　　聯系人：周倩。

　　簡歷投遞方式：417235387@qq.com。

　　工作地點：成都(可選留總部北京)。

　　招聘流程

　　提交報名——簡歷篩選——技術主管一面——部門綜合二面——確定擬錄用人選——所人事三面——風險測評及背景調查——擬錄用及體檢通知發放——錄用